



Fuer die Belange der Labor- und Experimentautomatisierung stellt der Wissenschaftliche Geraetebau (WGB) der DDR ein leistungsfahiges modulares Instrumentierungssystem zur Verfuegung, welches auch fuer Weiterentwicklungen offen ist. In Abstimmung mit der DDR-Industrie wurde das Bussystem MMS16 analog dem Siemens-Standard zum AMS-M-Bus (I41, Multibus I) als Grundlage festgelegt. Dieses 16 Bit-Konzept laesst perspektivisch den Uebergang zu einem 32 Bit-Konzept (I42, Multibus II) au.

Der gewaehlte Standard schreibt die Verwendung der doppelten Europa-karte mit den Abmessungen 233,4mm*160mm vor, was wiederum den Einsatz des international standardisierten 19 Zoll-Gefaesssystems nach sich zieht. Der WGB der AdW wird deshalb ab 1990 als Grundausruestung zur Verfuegung stellen:

- 19 Zoll-Aufnahmerahmen
- Verkleidung des Aufnahmerahmens zum Tischgeraet
- Stromversorgungsblock ca. 400W fuer die Erzeugung der Rohspannung 24V
- DG/DC-Wandler zur Erzeugung von stabilisierten Normspannungen (5V,+12V,+15V) als Steckeinheiten in den 19 Zoll-Aufnahmerahmen
- Luefterbloek
- Gedruckte Rueckverdrahtung fuer Systembus und Lokalen Bus

In der Einfuehrungsphase 1990/91 werden folgende Module zur Verfuegung stehen:

- Module des Speicherprogrammierbaren Steuerungssystem SPS7000 des VEB Numerik KMST entsprechend dem Werkstandard SAR-N98 (Entwurf 10/87)

ZVE-I16 Prozessor I8086-5MHz, Speicher (EPROM,RAM) fuer Firmware, Anschluss RS 232c fuer Programmier- und Inbetriebnahmetechnik, Residentbus auf 2. Stecker.

EPROM-R Bestueckt mit 16 Stck 28-polige Fassungen, d.h. Verwendung von I2716 bis I27256 (32 bis 512 Kbyte) moeglich, Modul wird am Residentbus (2. Stecker) einer ZVE betrieben.

CMOS-R 16 KByte CMOS-RAM-statisch, lokale Stuetzbatterie mit 175mAh auf der Lp, Modul wird am Residentbus (2. Stecker) einer ZVE betrieben.

| | |
|---------|--|
| SUEW | Modul ueberwacht die grundlegenden Funktionen des Mikrorechnersystems und der Generierung von Hilfs-signalen. Die Hardwarefehlerlogik ueberwacht Systemtakt, XACR, Luefter, Sonderspannung, Batterie; ein Softwareregister speichert programmtechnisch ermittelte Systemzustaende. |
| IRC | Intelligenter Kommunikationsrechner, Dualport-RAM dient der Kommunikation zwischen Systembus und on-board CPU UA 880D, Ausgangsseitig - V24/V28(RS232c), IFSS. |
| EZ1 | Schnelle Zaehlerbaugruppe, 2 Zaehlkanale zu je 32 Bit, Zaehlfrequenz max 100kHz, Pegel 24V, IGR-Anschluss |
| BVEE | Busverlaengerung - Empfaenger, Einsatz im treibenden Geraet (z.B. A7100/7150) als Slave. |
| BVET | Busverlaengerung - Treiber, Einsatz in getriebener Kasette als Master. |
| EPROM-Z | EPROM-Programmierzusatz fuer die Programmierung von 2716, 2732, 2764. |

- Module aus Eigenentwicklung des ZfK Rossendorf

| | |
|--|---|
| Universal-Lp 5250.0130 | Punktrasterkarte zum Aufbau von Versuchsschaltungen. Alle Punkte im Hauptraster 2,54mm stehen als durchkontaktierte Loecher zur Verfuegung. Der Zwischenraum bleibt als geschlossene Flaechе auf beiden Seiten der Leiterkarte und kann als Flaechе fuer Masse (0V) und +5V genutzt werden. |
| - Analogwert- eingabe AE 5250.0115 | 16 analoge Differenzeingaenge 16 Messbereiche, 8 unipolare 0...+10V bis 0...80mV, 8 bipolare +-5V bis +-40mA Verstaerkung einstellbar 1 bis 128 in Zweierschritten (3 Bit) ADC-Aufloesung 12 Bit ADC-Umsetzungszeit 25 µs T/H-Erfassungszeit 5 µs max. Messrate 30000/s (ein Kanal, programmgesteuert) Steuerung der Messung durch * Auslesen der Datenports externes Taktsignal * eingebauten PIT (8253) |

| | |
|---|---|
| Controller fuer Lokales Netz "Ethernet" ULANC/A 5250.0125 | Der Modul arbeitet als "Intelligenter Slave" am Systembus und kann von allen Mastern benutzt werden. Er arbeitet auf Basis der Schaltkreise 80186, 82586, 82501, 8207, verfuegt damit ueber eine hohe autonome Rechnerleistung. Der Datentransfer laeft ueber einen Dualport-RAM von 128 K Byte, verbunden mit, einer neuartigen leistungsfaehigen Fenstertechnik |
|---|---|

| | |
|-------------------------------------|---|
| Analogwert- ausgabe Ein- /Ausgaenge | 4 Analogausgaenge 24 digitale Ein-/Ausgangssignal Digitale |
|-------------------------------------|---|

- Module anderer Institutionen, die sich an der Entwicklung und Fertigung von Erzeugnissen des LAS700 beteiligen:

| | |
|--|--|
| IEC-Bus- Anschluss- steuerung FSU Jena/ LAURA Koll.B.Slowik Tel. 8222132 | Anschluss des AC A7100/7150 an das bitparallele byteserielle Interface gemaess IEC 625 (IMS2) Folgende Interfacefunktionen sind nutzbar * Sourcehandshake 1 * Acceptorhandsheke 1 * Talker 1 * Talker 5 * Listener 3 * Service-Request 1 * Remote-Lcal * Parallel-Poll 1 * Device-Clear * Device Trigger 1 |
| MEG-AD[I] | 8-Kanal-ADU-Baugruppe entwickelt fuer SQUID-Gradiometersysteme mit folgenden Daten: |
| FSU Jena/ LAURA Koll. Th. Lindenlaub (Tel.8222131) | * 1...8 Kanaele * Abtastrate 1...5 KHz * Aufloesung 10 Bit |

| | |
|------------------------|--|
| EEG-ADU | 16-Kanal-ADU-Baugruppen mit folgenden Daten: |
| FSU Jena/ LAURA | * 2 ... 16 Kanäle optaisoliert (3,8 kV) |
| Koll. Kaleta | * Abtaste bis 2,5 KM fuer alle 16 Kanäle |
| Tel. 9224244 | * Aufloesung 12 Bit bei 20KW Abtaste |
| | 2-kanalig programmierbar |
| | |
| Analogwert- eingabe | 16 Kanal- Analogwerteingabe mit folgenden technischen Daten: |
| TU Dresden | * 16 Kanäle mit galvanischer Trennung, Differenz |
| Sektion 09 | eingaenge |
| Prof.Toepfer | * programmierbarer Verstaerker 10mV ... IV |
| | * integriertes Umsetzverfahren 12 Bit/20ms mit eigenem Prozessor und Speicher |

Die Liste enthaelt nur Module, deren Entwicklung fuer das Jahr 1989 gesichert wird. Es wird laufend eine Ergaenzung des Sortimente erfolgen.

(handschriftliche Ergänzungen):

VEB Carl Zeiß Jena

Modulsystem MMS16-Z

36 od. 38: xxx.25:

ZVE (16Bit)

DRAM 256S, DRAM256R

EPROM / RAM

EPR 16 (Einplatinenrechner)

PAR - INTERF-S, PAR - INTERF-R (Parallel-Interface)

SER - IF (Seriell Interface)

ZPS IBM-16 (Zweiportspeicher)

BUSA (Busanzeige)

BRV (Busrückverdrahtungs-Lp)


Kurzbeschreibung -----

Die bewaehrten 8Bit-Mikrorechnersysteme (K1520, MP94944) und das modulare Instrumentierungssystem CAMAC werden in das neue Laborautomatisierungssystem LAS700 einbezogen. Dies geschieht entweder durch direkte Buskopplung dieser Prozessperipherie mit den Standard-PC's oder durch serielle Kopplung (V24,IFSS). Diese Vorgehensweise ist oekonomisch vorteilhaft, da nur die Koppelinterfaces neu entwickelt werden muessen und das Produktionsprogramm der "alten Systeme" fortgefuehrt werden kann. Damit laesst sich auch eine kurzfristige Verfuegbarkeit fuer derartige Systeme erreichen.

Der Einsatz der 16Bit-Standard-PC's ist mit einer erheblichen Leistungserhoehung des Gesamtsystems verbunden und ermoeeglicht ausserdem den generellen Uebergang zur Hochsprachenprogrammierung. Dabei ist die Orientierung auf Monoprocessorsysteme (direkte Buskopplung der Prozessperipherie) fuer einfache Laborautomatisierungssysteme besonders guenstig und ermoeeglicht die Applikation durch die unterschiedlichsten Fachwissenschaftler.

1. Direkte Buskopplung der AC/PC mit Prozessperipherie 1.1 Kopplung der Rechner A 7100 / A 7150 mit

- CAMAC ueber eine Anschlusssteuerung am AMS-M-Bus, die ausgangsseitig den "Branch High Way" nach EUR 4600 reali-siert. Damit sind bis zu 7 CAMAC-Crates jeweils ueber einen A1-oder A2-Crate-Controller anschliessbar.
- einer Anschlusssteuerung am AMS-M-Bus, die ausgangsseitig ein spezielles Parallelinterface (16 Informations-und 6 Steuerleitungen) erzeugt und mit Treiberkarten verbunden wird, die busseitig dem Standard des MPS 4944 bzw. dem System K1520 entsprechen.



Es werden entwickelt:

- CAMAC-AS fuer AMS-M-Bus (Euro-Karte)
- Mikrorechnerkoppelkarte 8 Bit (MRK-8) fuer AMS-M-Bus (EURO-Karte)
- Arbeitsplatzcomputerkoppelkarte (ACK) fuer K1520-System zum Anschluss an MRK-8
- Arbeitsplatzcomputerkoppelkarte (ACK) fuer MPS 4944--Systeme zum Anschluss an MRK-0

1.2 Kopplung des Rechners PC 1834 mit

- CAMAC ueber eine Anschlusssteuerung am I/O-Bus als Slot, die ausgangsseitig den "Branch High Way" nach EUR 4600 realisiert.
- einer Anschlusssteuerung, die ausgangseitig die Ankopplung zum Bus MPS 4944 bzw. K1520 entsprechend Pkt.1.1. realisiert. Die beiden Slot-Karten werden als DKL ausgefuehrt.

Fuer den I/O-Bus des PC1834 als Slots werden entwickelt:

- CAMAC-AS
- Mikrorechnerkoppelkarte 8 Bit (MRK-8) fuer PC IBM/XT, EC1B34

1.3 Zugehoerige Standardsoftware

Alle hardwaremaessig zu realisierenden Kopplungsvarianten werden durch eine entsprechende Betriebssoftware unterstuetzt. In der ersten Ausbaustufe erfolgt dies in Form von Unterprogramm Paketen oder speziellen Driver-routinen, die in das Betriebssystem (SCP/DCP) des PC eingefuegt werden, oder auch durch direkte Anweisungsfolgen auf Hochsprachenniveau (Pascal/C). Als Ziel wird die Realisierung einer Prozesskommunikationsroutine entsprechend Rahmenpflichtenheft angesehen, um die weitestgehend geraeteunabhaengige Programmierung zu gewaehrleisten.

2. Kopplung der AC/PC ueber derielles Interface (V.24/IFSS) mit 8-Bit-Technik (Prozessinstrumentierung)

Zur unmittelbar wirksamen Leistungserhoehung der 9-Bit-Prozess-instrumentierungssysteme wurde die Kopplung mit den 16Bit-AC/PC's ueber die standardmaessig vorhandenen seriellen Interfaces (V24/IFSS) ausgefuehrt. Strukturell handelt es sich hierbei um Rechnerverbunde (Teilsysteme mit eigener ZVE), wobei Punkt zu Punkt- bzw. Ringsysteme realisiert werden koennen.

Fuer diese Koppelvariante ist i.d.R. nur die Software bereitzustellen und evtl. noch anzupassen. Die Dienste umfassen Filetransportroutinen fuer den Daten- und Programmaustausch.

Fuer die Kopplung von MPS- und K1520-Systemen mit den A7100/7150 stehen Beispielloesungen zur Verfuugung. Fuer andere PC's mit entsprechenden seriellen E/A-Kanal kann die Serviceroutine mit Turbo - Pascal geliefert werden. Auf der 8Bit-Seite sind kleine Aenderungen bzw. Ergaenzungen der Standardmonitorprogramme erforderlich (nachladbare V.24/IFFS-Driveroutine)

Fuer eine effektive Softwarserstellung der 8-Bit-Systeme kann ein U880-(Z80)-Simulationssystem fuer den A7150 (DCP 3.2. bzw. MS-DOS) zur Verfuugung gestellt werden. Auf dieser Basis ist die Assembler- und prinzipiell auch die Hochsprachenprogrammierung (Pascal) moeglich.

3. Bereitstellungstermine

Die Entwicklungsarbeiten werden im Wesentlichen 1/89 abgeschlossen, die Ueberleitung in die Fertigung erfolgt bis Ende 1989. Fuer Interessenten koennen nach Absprache Muster im Laufe des Jahres 1989 zur Verfuugung gestellt werden. Ab Anfang 1990 werden Erzeugnisse aus der Fertigung bereitgestellt.